РУсскоязычный Архив Электронных СТатей периодических изданий
Известия высших учебных заведений. Поволжский регион. Технические науки/2013/№ 2/
В наличии за
40 руб.
Купить
Облако ключевых слов*
* - вычисляется автоматически
Недавно смотрели:

Способ реализации аппаратного слоя VLIW-архитектуры на базе систолических структур

Описывается способ реализации арифметико-логического устройства (АЛУ) специализированных процессоров на базе VLIW-архитектуры. Дается описание функциональных блоков АЛУ для реализации базовых арифметико-логических операций. Показан вариант реализации универсальной ячейки, на базе которой строится вычислительное ядро АЛУ. Приведены примеры вычислительных схем обработки данных АЛУ. Результатом работы являются патентно способные решения, которые нашли практическое отражение в опытно-конструкторских решениях на базе промышленных предприятий г. Пензы.

Авторы
Тэги
Тематические рубрики
Предметные рубрики
В этом же номере:
Резюме по документу**
Р. Н. Федюнин СПОСОБ РЕАЛИЗАЦИИ АППАРАТНОГО СЛОЯ VLIWАРХИТЕКТУРЫ НА БАЗЕ СИСТОЛИЧЕСКИХ СТРУКТУР Аннотация. <...> Описывается способ реализации арифметико-логического устройства (АЛУ) специализированных процессоров на базе VLIW-архитектуры. <...> Дается описание функциональных блоков АЛУ для реализации базовых арифметико-логических операций. <...> Результатом работы являются патентно способные решения, которые нашли практическое отражение в опытно-конструкторских решениях на базе промышленных предприятий <...> Fedyunin METHOD OF REALIZATION OF A HARDWARE LAYER OF VLIW ARCHITECTURE ON THE BASIS SYSTOLIC STRUCTURES Abstract. <...> The article describes a method of realization of arithmetic logic unit (ALU) of dedicated processors on the basis of VLIW architecture. <...> Главный недостаток RISC-процессоров и причина увеличения аппаратных издержек – трудности в поддержании загрузки конвейера. <...> Суперскалярные RISC-процессоры способны обрабатывать за один цикл лишь несколько команд (не более четырех), что ограничивает параллелизм выполнения команд на одном процессоре. <...> В реальности для некоторых задач число команд параллельной обработки в RISC-ядре еще меньше. <...> Поволжский регион – вторая причина в том, что в цикле конвейера RISC-ядра недостаточно времени, чтобы проанализировать 8–16 команд, определить, какие функциональные устройства не заняты, и отправить каждую команду на соответствующий узел; увеличение же времени цикла сократит производительность процессора; – третье ограничение – компилятор не способен генерировать для каждого цикла по 8–16 независимых команд. <...> Развитие аппаратных технологий позволяет создать однокристальный процессор с 8, 16 и даже большим числом функциональных узлов. <...> Технология компиляторов также развилась достаточно, чтобы распознать многократный параллелизм команд и обеспечить работой больше функциональных узлов. <...> Но возможность выбирать на выполнение большее число команд бесполезна, если аппаратура суперскалярного RISC-процессора может выполнять одновременно ограниченное число команд. VLIW-технология решает <...>
** - вычисляется автоматически, возможны погрешности

Похожие документы: