Предложена модификация типовой структурной схемы параллельного декодера циклических кодов по Рек. ITU-Т G.709 для реализации ее на ПЛИС. Модифицированная структурная схема позволяет сократить количество требуемых логических элементов ПЛИС, что создает предпосылки для использования при проектировании высокоскоростного декодера ПЛИС со средней производительностью и аппаратной емкостью. Результаты проектирования на ПЛИС Cyclone III EP3C80F484C6 предлагаемой модифицированной структурной схемы показали, что количество требуемых логических элементов ПЛИС можно сократить в 4,52 раза.